台积电已在 2025 年第四季度启动 N2（2nm 级）工艺的量产。与此同时，这家占据全球晶圆代工市场逾 70% 份额的公司，正在对其全部先进制程——覆盖 7nm 及以下、占总晶圆收入 74% 的节点——实施连续多年的涨价。据 EE Times 等行业媒体报道，2nm 晶圆报价约 3 万美元。这增加了客户的制造成本，也让先进制程能否继续降低每个晶体管的成本成为问题；报价并非台积电公开的统一价目表。
设备、晶体管结构和良率共同影响成本
先进制程成本主要受设备投入、工艺复杂度和良率影响。
第一是 EUV 光刻投入。随着特征尺寸缩小，更多关键层需要极紫外光刻。不同型号的设备价格差别很大，不能把约 3.5 亿美元的高数值估计当成所有 EUV 设备的统一价格。第二是 GAA（全环绕栅极）晶体管架构的引入。这是台积电十多年来最大的一次晶体管设计变革——从 FinFET 转向堆叠式水平纳米片结构，制造流程比 FinFET 更复杂。EE Times 以「高一个数量级」形容这一变化，但报道并未给出可比较的复杂度指标。第三是早期节点的良率爬坡。行业报道估计 2nm 初期良率在 65-70% 左右，成熟 3nm 超过 90%，但这些数据取决于具体产品，不能视为厂商统一披露。即使良率比例相差约 25%，每片晶圆能产出多少合格芯片，还要看芯片面积等条件。
关于涨价幅度，不同报道采用的比较基数不同。EE Times 基于 3nm 原始定价约 2 万美元得出的 50% 涨幅在早期传播甚广。但 TrendForce 引用的供应链消息源指出，3nm 晶圆（含 N3P、N3E 等变体）当前市场实际售价约为 2.5 万至 2.7 万美元，因此 2nm 的 3 万美元定价实际较 3nm 高出约 10-20%。因此，比较涨幅必须说明节点、报价时间和客户条件。晶圆变贵也不必然意味着每个晶体管同幅涨价，还要结合密度、芯片设计和良率，不能仅凭晶圆报价断言二十年来首次成本反转。
涨价报道覆盖 7nm 及以下，客户涨幅不同
2026 年 6 月，台积电向客户发出通知，涨价范围远超 2nm。据 Culpium 报道，所有先进制程节点——包括 7nm、5nm、4nm、3nm 和 2nm——都将面临 3-10% 不等的价格上涨，且不同客户、不同产品的涨幅有所差异。TrendForce 进一步报道称，台积电已制定 2026 年至 2029 年连续四年的涨价计划。
CFO 黄仁昭此前表示，台积电「不排除涨价」，理由是通胀、海外扩张和先进制造成本持续上升。CEO 魏哲家在 6 月 4 日的股东大会上确认客户对 AI 需求前景依然积极，同时承认芯片需求与可用产能之间的缺口仍在扩大。
台积电 2026 年一季度营收达 359 亿美元，毛利率 66.2%，已将全年营收增长目标上调至 30% 以上。较高的当期毛利率并没有消除后续成本压力；公司仍需兼顾长期 53% 以上的毛利率目标和持续扩产的投入。
海外建厂增加成本，部分客户支付产地溢价
涨价的一个重要驱动力是台积电的全球产能多元化。亚利桑那州项目的计划总投资增至 1650 亿美元，为美国历史上最大的单一外商直接投资。
但海外晶圆厂的成本远高于台湾本土。AMD CEO 苏姿丰公开确认，亚利桑那州工厂生产的芯片比台湾同类产品贵 5-20%，而业界报告显示 4nm 在亚利桑那的生产溢价可能高达 30%。台积电承认，海外工厂将在一段时间内拖累综合毛利率 2-3 个百分点。海外生产的溢价可能由客户承担一部分，但是否继续转嫁给终端消费者，还取决于产品价格和竞争。
客户能否转嫁成本，取决于产品定价与采购合同
晶圆涨价对不同客户的影响并不一致。能否提高产品售价、调整芯片设计，或在合同中分摊成本，决定了各自承担的压力。
Nvidia 有较强的产品定价能力。CEO 黄仁勋公开表示「完全支持」台积电涨价，称「台积电所创造的价值非常高……涨价是自然的，与他们交付的价值一致」。对于售价数千美元的 AI 加速器而言，硅成本只占最终售价的一部分，先进制程的产能保障同样重要。Nvidia 已在 2026 年宣布 Vera Rubin 量产进展；后续哪些产品使用 2nm 或 A16（1.6nm 级），需要以具体产品公告为准。
Apple 作为台积电最大客户，虽然享有议价优势，但面临晶圆涨价与关税的双重挤压。该公司已承诺四年内在美国投入 6000 亿美元，涵盖制造业等多个领域，扩大本土投入也有助于其争取半导体关税豁免，但 2025 年第三季度已发生 8 亿美元关税相关成本，第四季度预计升至 11 亿美元。
AMD 和 Qualcomm 也需要在成本与客户接受度之间权衡。AMD 的 MI400 系列需要 2nm 但同时在价格上与 Nvidia 竞争；Qualcomm 的旗舰 Snapdragon 面临 OEM 客户的强烈价格抵制。Broadcom 则是一种特殊情形——定制 ASIC 项目的成本如何分摊，要看客户合同，不能假定晶圆涨价都能原额转嫁给云厂商。
更换代工厂需要重新设计、认证和等待产能
对已经采用台积电工艺的客户而言，更换供应商需要时间和投入，这为台积电提供了议价空间。
三星的 SF2（2nm GAA 工艺）已开始小规模量产移动 SoC，但 2026 年的主要工作仍是「准备第二代 2nm（SF2P）和优化 4nm」，不同版本的量产进度和客户采用情况需要分别观察，不能将后续版本的时间表等同于三星全部 2nm 工艺尚未量产。
Intel Foundry 的 18A 工艺（Intel 的 2nm 等效节点）良率有约 50-55% 的外部估计，但缺少统一可比的产品口径。外部客户的设计启动，也不等同于已经完成大规模产品迁移。Qualcomm CEO Cristiano Amon 直言 Intel 代工技术目前「并非移动芯片的选项」。
这些因素让台积电在先进制程上保持较强议价能力。但能维持到何时，取决于竞争对手的良率、客户认证和产能交付，不能预先确定其定价优势持续到 2027 年底或 2029 年。
用小芯片分配制程，并等待后续节点改善能效
成本压力正在加速 chiplet（小芯片）架构的采用。AMD 等公司已经证明，将非性能关键组件留在旧制程上，只将计算核心放在昂贵的 2nm 上，有助于控制使用先进节点的面积，但也会增加封装和互连方面的成本。
台积电的路线图也在提供延续性。N2P（性能增强版 2nm）计划 2026 年下半年量产，相比 N2 提供额外 5-10% 性能提升或 5-10% 功耗降低。A16 节点引入 Super Power Rail 背面供电，面向复杂 AI/HPC 处理器，同样定于 2026 年下半年量产。N2X（面向 HPC 的优化版本）预计 2027 年推出。1.6nm（A16）之后，1.4nm 晶圆报价还有 4.5 万美元的市场传闻，目前不能视为已确认售价。
对 AI 行业而言，晶圆制造是算力成本的一部分，还需叠加内存、封装、设备利用率、电力和软件效率。后续应观察实际成交价格、每片晶圆的有效产出以及竞争对手的交付进度。这些变化共同决定芯片涨价会在多大程度上传导到模型训练和推理。
